Zen2アーキテクチャーの発表で生まれた大きな懸念点

果たしてZen2アーキテクチャーは万能なのか?

先日Zen2アーキテクチャーの発表が正式に行われ、既存設計から大きく変わることが分かりました。

 

リサおばさんちょっと太りました?

それは置いておくとして、Zen2アーキテクチャーを採用するサーバ向けCPU「EPYC」では、7nm CPU部分と14nm I/O部分を分離した設計となるようです。

ここで気になるのは、I/OコアとCPUコアの接続速度です。

既存の考えそのままでいくと、以下の図になると予測されます。

 

I/OとCPU間の接続は既存のInfinity Fabricを使用する考え方です。

これであれば無理なく、全CPUコアを接続出来ますね。

ただし、ここで懸念点が出てきます。

この接続方式、第2世代Threadripper2990WX、2970WXの接続方法と非常に酷似しています。

2990WXと2970WXはメモリに直結されたダイを経由して未直結のダイをメモリと通信させている関係上、未直結のダイは思うように速度を出せていません。

経由する分の通信が必要ですから当然といえば当然です。

問題は「次世代のこの設計だと全てのコアが未直結と同じ速度になるのではないか」という懸念点が出てきていることです。

 

例えば直結コアのメモリレイテンシが10ns、未直結コアが40nsとしましょう。

既存のEPYCは全ダイにメモリが直結しているので全て10nsの速度を発揮出来ます。

対して次世代EPYCは全ダイ未直結である故、全てのダイでレイテンシが40nsまで悪化する事態になります。

これだと大問題です。確かにCPUコアは強化され、シングルスレッドでIntelを仮に凌駕したとしても、実際のアプリケーションではなんだか遅い、ということになりかねません。

気になっているのは上記図の部分です。

Infinity Fabric1本で通信させると未直結であればかなり遅いのは既存のThreadripperが実証してしまっています。

このレイテンシ低下の問題をどう解決させるか、もしくは緩和させられるか。

ここが非常に気になっています。

 

メーカーの発表は大抵よい面しか発表されません。

現状だと正直「手放しでは喜べない」と思っています。

 

I/Oチップに大きなL4キャッシュを搭載するとか、I/OとCPU間をInfinity Fabric2本で接続するとかの方法はあるとは思いますけれど、どうなるのかはまだまだ分かりません。

状況を注視して、慎重に判断したいところですね。

コメントを残す

メールアドレスが公開されることはありません。 * が付いている欄は必須項目です